La tecnología CMOS fue desplazando a la tecnología TTL de forma que la mayor parte de la inversión industrial se volcó en la tecnología CMOS proporcionandole un avance creciente . En la actualidad, existen variantes de familias CMOS con características optimizadas para diferentes aplicación es, todas ellas compatibles y mantienen las características que definen a una familia.
EL INVERSOR MOS
la tecnología existente en la época en que aparecieron solo permitía implementar sobre un sustrato transistores MOS de un único tipo, bien canal N o bien canal P. Debido a la mayor movilidad de los electrones, se acabó utilizando mayoritariamente el canal N, también conocido como NMOS.
El inversor NMOS tiene dos transistores de canal N con un sustrato común y trabajando en modo de realce. Su estructura es igual que la del inversor básico bipolar RTL, solo que ahora el transistor es de tipo MOS. y la resistencia de carga se realiza con otro transistor MOS operando en su zona de triodo o saturación con el sustrato unido a tierra
Un transistor NMOS en modo realece, el transistor empieza a conducir cuando la tensión entre la puerta G y el sustrato S supera un valor de umbral VT, pasando primero por las zonas lineal y cuadrática comprendidas dentro de la región triodo y entrando después en saturación.
La tensión Drenador-Surtidor es igual que la tensión de saturación y que equivale a la tensión Puerta-Sutidor menos la tensión de umbral VT. A partir de este momento la corriente se mantiene constante en su valor de saturación.
En el transistor de carga N1 tenemos que la puerta VG está unida al drenage VD y se tiene que la tensión en el drenaje es la misma que la tensión en la puerta, con lo que el transistor no conduce hasta que la tensión Drenaje-Surtidor de N1 alcance el valor de umbral T1. En la curva es el lugar geométrico donde la línea discontínua se cruza con la línea de VD - VT, su pendiente permite calcular la conductancia incremental del transistor N1 funcionando como resistencia.
Esta curva puede dibujarse junto con las curvas características del transistor N2 con su origen en VD y podremos ver que a partir de ella se puede calcular el valor de la intensidad de drenanje ID2 en función de la tensión de Drenaje-Surtidor de transistor N2 para un determinado valor de las tensión de puerta-surtidor o drenaje-surtidor. La resistencia de carga no es lineal y el transistor siempre está conduciendo en saturación debido a la polarización que fuerza que el drenador y la puerta estén al mismo potencial con independencia de que el transistor impulsor este conduciendo o en corte.
El transistor impulsor no tiene ninguna limitación ya que su termnal de fuente no está unido al drenador. Su punto de trabajo puede estar en cualquier posición de sus curvas características. Cuando la tensión de entrada es cero el transistor estará al corte ya que la tensión de puerta no supera la tensión de umbral, presentando una alta impedancia y no dejando pasar corriente, por tanto, la tensión de salida será aproximadamente la tensión del drenador.
Cuando la tensión de entrada supera la tensión de umbral el N2 comienza a condurcir en su zona lineal de manera que a medida que aumenta la tensión de entrada, también aumenta la corriente de drenaje. Al seguir aumentando la tensión de entrada, el transistor N2 conduce en la región de triodo con un mayor valor de la corriente de drenaje y con una mayo r caida de tensión en N1 con lo que disminuye la tensión de salida siendo igual a la tensión de drenaje menos el producto de intensidad de drenaje, por la resistencia de drenaje-surtidor en el N1.
El proceso continual hasta que la tensión de entrada se aproxima a la tensión de alimentación. Cuando la tensión drenador-surtidor de N1 no supera el umbral, el transistor N1 pasará al corte ofreciendo una alta impedancia en la que cael toda la tensiónl de drenaje quedando la tensión de salida practicamente a cero.
PUERTA NOR EN NMOS
Consta de tres transistores NMOS, dos de ellos en paralelo haciendo la función de impulsores y el tercero actuando de carga.
Al estar los impusores en paralelo, bastara que uno de ellos tenga la entrada en alto para que entre en conducción y la tensión en su drenador sea la correspondiente a la baja. Sin embargo, cuando ambas entradas están en cero lógico, los transistores impulsores no conducen , no hay corriente en el transistor de carga y la tensión de salida coincide, prácticamente con la tensión de alimentación, tal y como corresponde a una puerta NOR. Para aumentar el número de entradas basta con incluir más transistores impulsores en paralelo, manteniendo las correspondientes estructuras.
PUERTA NAND EN NMOS
Consta de tres transistores NMOS en serie, uno de ellos actuando como carga y otros dos haciendo la función de impulsores en serie, solo cuando ambas entradas están en alta, exite un a conducción entre VD y tierra con lo que la salida están en cero lógico. En cambio cuando alguna de las entradas está en bajo, el transistor NMOS correspondiente estará en corte al no tener en su puerta suficiente tensión, provocando que no exista circulación de corriente entre su drenador y su surtidor. Esta ausencia de corriente hace que no exista caida de tensión en el transistor de carga y por tanto, la tensión de salida es un uno lógico. Para aumentar el número de entradas de una puerta NAND basta con incluir más trasnistores en serie.
